u@home:~$
Archive
About
RSS
Verilog里如果用case但default不是x会什么样
07 Oct 2023
