This year's posts
- Prototype on UP Squared Pro board, all 4 cores, works for x64 Windows 10
- Windows 10 x64 22h2 weird hashes
- Goldmont microcode -- MSLOOP MOD1
- kvm vm vcpu to physical cpu affinity
- Coreboot SeaVgaBIOS upsquaredpro
- microcode something
- 香山里的page table walker
2024
- 看到个接口上保存信号的
- 记点和icache相关的
- Signal Tap II debug on FPGA
- ext_intr sync
- lsu memory interface
- req和ack
- ifu fetch request logic
- axi channel valid control
- verilog 里 order of priority 实现的方式
- 折腾了下IFU
- 处理exception interrupt的时机
- timer中断发生在branch指令后的下一条指令
- cpu7b csr timer
- 综合soc2，LC资源不够了，altera的EP4CE6
- 在sim环境下调个bug
2023
- Verilog里如果用case但default不是x会什么样
- 只有.git目录 怎样把代码提取出来
- RSA验证签名
- 加了req_busy，用来控制data_data_m
- 要设计个core到memory的接口
- 有意思的bug，不同pipeline阶段的信号弄混了 data_data_ok
- WSL下用VPN也连不github，是DNS的问题
- 装Quartus Lite 20.1, 在Windows WSL
- 替换chiplab里的axi-sram-bridge
- 经常用的信号开关的两个问题，1.dff得加上reset 2.结束信号来得太早，比开始信号还早
- 试下AXI read channel
- reset的一个有意思的地方
- gs132 ifcbus
- VGA转换HDMI
- 加个新的自定义寄存器，其中的一个bit被设置为1后就无法再改回去
- 装Quartus II 13.1 Web Edition
- Sample Page
- Address misalign exception
2022
- CSR模块
- 怎样新加一个功能性模块
- chiplab里的csr
- mul指令
- exu_ifu_stall_req
- chiplab里cache向tlb模块查询物理地址的信号
- 流水线和data byp
- chiplab的cache
- chiplab里的icache dcache和cache interface
- inst memory interface里的inst_cancel信号
- branch指令里的jirl
- branch logic
- LSU data_recv, 又用了回逻辑开关
- BUG FIX pc_f到pc_d，在指令还没fetch回来的时候就把pc_f传给pc_d了。
- 流水线划分的问题，很多个cycle的长周期指令应该怎么分流水线
- LSU OP decode 搞错地方了
- 遇到LSU指令时stall IFU，处理流水线中的指令
- LSU读到数据，回写regfile时wen怎么办？
- LSU里遇到的处理lsu_op解码的问题
- 加test case
- Chiplab LSU
- LSU里读写内存有stall一个cycle结果回不来怎么办？
- 各个阶段的pc是要放一个模块里，还是各个模块用dff分别存？
- irf的read port是该在上升沿读出数据吗，需要ren吗？
- 单发射就不需要issue stage了吧
- 流水线stall的设计
- chiplab pipeline moudle
- CPU7
- win32k double fetches, case 0 - case 50
- Double fetch, case 63 - case 98
- NtGdiGetDIBitsInternal
- double fetch, case 32 - case 62
- double fetch, case 5, case 6 .. case 31
- double fetches ...
- Double fetch case 2
- Double fetch case 1
- double fetch case 0
- 接着搞double fetch
- 跟着看一个double fetch
- 测试CPU后门 ssh远程登陆
- 编译调试sparc的日常
- 硬盘没空间了，/var/log占了很多
- 慢慢来，一次一次的试，盲调
- 用ModelSim调OpenSPARC里的一个模块
- SunOS 5.11上的原型
- 整理下这几天遇到的问题，郁闷
- 接着搞，往ramdisk里塞文件
- 在Qemu sparc64虚拟机上验证了下
- Qemu Sparc64
- strcmp in Linux
- Linux PAM
- 一连搞了搞几天，总结下
- ERROR:Bitgen - Unknown PLL_ADV site in pminfo.
- Generate ace file
- XST Synthesis OpenSPARCT1
- 试试OpenSPARC
- 在qemu tcg里改指令
- 看看OpenSparc T1里exu的各模块是怎样安排的
- Chiplab, how instructions go through the issue, ex1 and ex2 stages